

# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06-096014

(43) Date of publication of application 08.04.1994

G06F 13/362

(21)Application number: 04-244577

(71)Applicant:

FUJI XEROX CO LTD

(22)Date of filing:

14.09.1992

(72)Inventor:

TOI TETSUYA


#### (54) BUS USING PRIORITY ORDER CONTROLLER

(57) Abstract:

PURPOSE: To reduce a difference in the execution time of the same program due to a difference in an idle holding period at the time of the arbitration of

plural buses.

CONSTITUTION: A 1st register 42 finds the cumulative value of the idle holding period at the time of the arbitration for the acquisition of a bus 11 among respective masters 12-1 to 12-N and a comparator circuit 44 compares the found value with a reference value stored in a 2nd register 43. When the cumulative value is larger than the reference check, the priority of the acquisition of the bus 11 by the master 12 is increased. Consequently, difference of the time required to acquire the bus 11 among the masters is made small.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平6-96014

(43)公開日 平成6年(1994)4月8日

(51)Int.Cl.<sup>5</sup>

識別記号 庁内整理番号 FΙ

技術表示箇所

G 0 6 F 13/362 510 H 9072-5B

審査請求 未請求 請求項の数3(全 16 頁)

(21)出願番号

特願平4-244577

(22)出願日

平成 4年(1992) 9月14日

(71)出願人 000005496

富士ゼロックス株式会社

東京都港区赤坂三丁目3番5号

(72)発明者 戸井 哲也

埼玉県岩槻市府内3丁目7番1号 富士ゼ

ロックス株式会社岩槻事業所内


(74)代理人 弁理士 山内 梅雄

### (54) 【発明の名称 】 パス使用優先順位制御装置

#### (57)【要約】

【目的】 複数のバスの調停時における無為保留期間の 差による同一プログラムを実行する際の実行時間の差異 を少なくする。

【構成】 各マスタ12-1~12-Nにおけるバス1 1の獲得の調停時における無為保留期間の累積値を第1 のレジスタ42で求め、これを第2のレジスタ43に格 納されている基準値と比較回路44で比較する。この比 較結果で累積値の方が基準チェックよりも大きくなって いるときには、そのマスタ12がバス11を獲得する際 の優先順位を上げるようにした。これにより、バス11 の獲得に要する時間をマスタ間で差異の少ないものにす る。



# 【特許請求の範囲】

【請求項1】 同一または異なったバスに接続された複数のマスタと、

これらのマスタのそれぞれに配置され、バスの獲得の際 に要する無為保留期間の累積時間を測定する累積時間測 定手段と、

前記マスタのそれぞれに配置され自己の累積時間測定手 段の測定結果に対する基準値を設定する基準値設定手段 と、

所定の時点で前記マスタのそれぞれについてそれぞれの 10 累積時間測定手段の測定した累積値が基準値設定手段の 設定した基準値を越えているか否かをチェックするマス タ別チェック手段と、

このマスタ別チェック手段のチェックが行われるたびに これらマスタのそれぞれの累積時間測定手段の測定値を クリアする測定値クリア手段と、

前記マスタ別チェック手段のチェックした結果に応じて これらのマスタがバスの使用権を得る上で競合した際の 優先順位を、累積値が基準値設定手段の設定した基準値 を越えているマスタに対して優位に変更する優先順位更 新手段とを具備することを特徴とするバス使用優先順位 制御装置。

【請求項2】 同一または異なったバスに接続された複数のマスタと、

これらのマスタのそれぞれに配置され、バスの獲得の際 に要する無為保留期間の累積時間を測定する累積時間測 定手段と、

前記マスタのそれぞれに配置され自己の累積時間測定手 段の測定結果に対する基準値を設定する基準値設定手段 と、

所定の時間間隔を測定する時間間隔測定手段と、

バスの使用権の優先順位の変更を指示する命令を解読する解読手段と、

前記時間間隔測定手段が所定の時間間隔を測定するたび に、および前記解読手段がバスの使用権の優先順位の変 更の指示を解読したときに、前記マスタのそれぞれにつ いてそれぞれの累積時間測定手段の測定した累積値が基 準値設定手段の設定した基準値を越えているか否かをチェックするマスタ別チェック手段と、

このマスタ別チェック手段のチェックが行われるたびに これらマスタのそれぞれの累積時間測定手段の測定値を クリアする測定値クリア手段と、

前記マスタ別チェック手段のチェックした結果に応じて これらのマスタがバスの使用権を得る上で競合した際の 優先順位を、累積値が基準値設定手段の設定した基準値 を越えているマスタに対して優位に変更する優先順位更 新手段とを具備することを特徴とするバス使用優先順位 制御装置。

【請求項3】 同一または異なったバスに接続された複数のマスタと、

これらのマスタのそれぞれに配置され、バスの獲得の際 に要する無為保留期間の平均値を測定する平均値測定手 段と、

前記マスタのそれぞれに配置され自己の平均値測定手段 の測定結果に対する基準値を設定する基準値設定手段 と

所定の時点で前記マスタのそれぞれについてそれぞれの 平均値測定手段の測定した平均値が基準値設定手段の設 定した基準値を越えているか否かをチェックするマスタ 別チェック手段と、

前記マスタ別チェック手段のチェックした結果に応じて これらのマスタがバスの使用権を得る上で競合した際の 優先順位を、平均値が基準値設定手段の設定した基準値 を越えているマスタに対して優位に変更する優先順位更 新手段とを具備することを特徴とするバス使用優先順位 制御装置。

【発明の詳細な説明】

[0001]

20

40

50

【産業上の利用分野】本発明は複数のマスタの間でバスの使用権の優先順位を制御するようにしたバス使用優先順位制御装置に係わり、特にバスを相互に接続したバスブリッジを備えた計算機システムにおいて有効なバス使用優先順位制御装置に関する。

[0002]

【従来の技術】図10は、バスブリッジにより2個のバスを接続した計算機システムの一例を表わしたものである。この図で第1のバス11 $_1$  と第2のバス11 $_2$  は独立しており、それぞれ第1のマスタ12- $_1$ 、12- $_2$ 、第2のマスタ12- $_1$ 、12- $_2$ 、メモリ1 $_1$ 、14 $_2$  および入出力装置( $_1$ /〇)1 $_1$ 、15 $_2$  のうち対応するものを接続している。第1のバス11 $_1$  と第2のバス11 $_2$  の間には、これらを接続するためのバスブリッジ17が配置されている。

【0003】図11は、このような計算機システムで、マスタがこれと同一のバスに接続されたメモリ等をアクセスした内部バスアクセス時のバス獲得から開放までのシーケンスを表わしたものである。同図(イ)に示すように時刻 $t_1$  に例えば第1のマスタ $12-1_1$  がバス要求信号(BR<sub>1</sub>)2 $1_1$  をL(ロー)レベルに変化させてバスの要求を行うと、同図(ロ)に示すように第1のバス調停時間 $T_i$  が経過した後に許可信号2 $2_1$  がLレベルに変化し、第1のバス $11_1$  に対する使用が許可される。これを基にして、第1のマスタ $12-1_1$  は同図(ハ)に示すようにアドレス情報2 $3_1$  を出力し、続いて同図(二)に示すようにデータ $24_1$ を出力する。

【0004】例えばアクセス先のメモリ $14_1$ がデータの格納を終了させると、同図(ホ)に示すように時刻  $t_2$ にアクノリッジ(ACK)信号 $25_1$ が出力される。第1のマスタ $12-1_1$ がこれを受け取ると、同図

(ロ) に示すように第1のバス111 の開放が行われ

る.

【0005】図12は、これに対してマスタがバスブリッジを介して外部のバスに接続されたメモリ等をアクセスした外部アクセス時のバス獲得から開放までのシーケンスを表わしたものである。一例として、第10に接続された第10でスタ12-1が第20がス112に接続されたメモリ142をアクセスしてデータの書き込みを行うものとする。

【0006】この場合、同図(イ)に示すように第1のマスタ $12-1_1$ が時刻 $t_1$ にバス要求信号 $21_1$ を出力すると、バスブリッジは所定の内部処理時間 $T_a$ 経過後に第2のバス $11_2$ の使用を要求するためのバス要求信号 $21_2$ (同図(ハ))を出力する。この後、第2のバス $11_2$ を獲得するための第2のバス $11_2$ を獲得するための第2のバス $11_2$ の使用を許可することを示す許可信号 $22_2$ がLレベルに変化する。これから、所定の内部処理時間 $T_c$ が経過した後に、同図(ロ)に示すように第1のバス $11_1$ の使用を許可することを示すバス使用許可信号 $22_1$ が出力される。時刻 $t_1$ からこのバス使用許可信号 $22_1$ が出力されるまでの時間( $T_a+T_b+T_c$ )は、見掛け上の第1のバス調停時間(無為保留時間) $T_e$ である。

【0007】第1のマスタ12-11 はこのバス使用許可信号221を基に、第1のバス12-11 に対して同図 (ホ)に示すようにアドレス情報232を出力し、この後にデータ242を出力する(同図(ホ)および(へ))。アクセス先のメモリ142がこのデータ242の格納を終了させ、時刻 $t_3$ において同図(チ)に示したようにアクノリッジ(ACK)信号252を出力すると、バスブリッジ17はこれに基づいて第1のバス112に対してアクノリッジ信号251を出力する(同図(ト))。第1のマスタ12-11 はこれを受け取って、第1および第2のバス111、112の開放が行われることになる。

【0008】図13は、このような従来の計算機システムで第1のバスに接続された第1のマスタが各種のアクセスを行う様子を表わしたものである。まず、第1のマスタ12-1 $_1$ が図10に示したバスブリッジ17を介して第2のバス11 $_2$ に接続されたメモリ14 $_2$ をアクセスするものとする。この場合、第1のマスタ12-1 $_1$ はバスブリッジ17内の第1のバスアービタに対して第2のバスを要求する(ステップS101)。この第2のバス要求は第1のバスアービタた伝達される(ステップS102)。

【0009】第20バスアービタには、例えば第20バス $11_2$  に接続されている第10マスタ $12-1_2$  からこれと前後して第20バスの使用要求が来ている場合がある(ステップS103)。第20バスアービタは内部 50

アクセスの方を外部(第1のバス $11_1$ )から第2のバス $11_2$ をアクセスするよりも優先度を高く設定しているものとする。この場合には、第2のバス $11_1$ に接続された第1のマスタ $12-1_1$ に対してバス $11_2$ の使用が許可される(ステップS104)。そこで、第1のマスタ $12-1_2$ はアクセス対象としたメモリ $14_2$ に対してアクセスを行う(ステップS105)。アクセス

S106)、第2のバス $11_2$  の開放が行われる(ステップS107)。

の完了によってメモリ142が応答を返すと(ステップ

【0010】この時点で第2のバス $11_2$ が使用できる状態になると、第2のバスアービタはこれにより第1のバスアービタに対して第2のバス $11_2$ の使用を許可する(ステップS108)。第1のバスアービタはこの許可を第1のマスタ $12-1_1$ に伝達する(ステップS109)。第1のマスタ $12-1_1$ が第2のバス $11_2$ の使用を要求してからここまでの時間が無為保留時間 $T_e$ である。

【0011】第1のマスタ12- $1_1$  は、この時点で第2のバス1 $1_2$  をアクセスし(ステップS110)、第1のバスアービタはこれを第2のバスアービタに伝達する(ステップS111)。第2のバスアービタは、これを基にしてメモリ1 $4_2$  のアクセスを行う(ステップS112)。アクセスの完了によってメモリ1 $4_2$  が応答を返すと(ステップS113)、これが第2および第1のバスアービタを介して第1のマスタ12- $1_1$  に伝達される(ステップS114、S115)。第1のマスタ12- $1_1$  はこれを基にしてバス開放を指示し、これが第1のバスアービタを介して第2のバスアービタに伝達される(ステップS116、S117)。以上が外部アクセスに必要とする全時間である。

【0012】次に第1のマスタ12- $1_1$ がメモリ14 $_1$ に対して内部アクセスを行う場合について考察する。この場合には、第1のマスタ12- $1_1$ から第1のバスアービタに対して第1のバス1 $1_1$ の使用要求が行われる(ステップS118)。この場合には第2のバス11 $_2$ との調停を行う必要がない。そこで、第1のバスアービタは使用要求を許可する旨を第1のマスタ12- $1_1$ に伝える(ステップS119)。ステップS118における第1のマスタ12- $1_1$ のバス使用要求からここまでの期間が内部アクセス時における無為保留期間 $T_i$ である。第1のマスタ12- $1_1$ はメモリ14 $_1$ をアクセスし(ステップS120)、メモリ14 $_1$ からアクセス完了の応答があると(ステップS121)、第1のバス1 $_1$ の開放を第1のバスアービタに通知する(ステップS122)。

### [0013]

【発明が解決しようとする課題】図14は、このような 従来の計算機システムで同一プログラムを実行した場合 のデータアクセス対象の違いによるデータの処理時間の

30

相違を表わしたものである。ここで同図の左側に示した折れ線は、第1のマスタ12-1」が①~⑤で示す5つの命令を実行する際に第1のバス111 に接続された入出力装置151 とメモリ141 をデータアクセスの対象として使用した場合を表わしている。また、同図の~⑥に示した折れ線は、第1のマスタ12-11 が①~⑥で示す全く同一の命令を実行する際に第2のバス112 に接続された入出力装置152 とメモリ142 をデータセスの対象として使用した場合を表わしている。このように、第1のバス111 に接続された第1のバス112 に接続された入出力装置152 およびメモリ142 をクセスすると、内部アクセスを行っている場合と比べてより多くの時間を必要にすることになる。

【0014】これは、異なったバスにアクセスを行う外部アクセスの際の無為保留時間T<sub>e</sub>の方が同一のバス内でアクセスを行う内部アクセスの際のそれT<sub>i</sub>よりも長いことによるものである。内部アクセスを行う場合には自己の接続されたバスのみを獲得すれば良いが、外部アクセスを行う場合には自己のバスと相手側のバスの双方を同時に獲得する必要があるからである。

【0015】このように、マスタ(あるいはCPU(中央処理装置))が互いに同一仕様のメモリあるいは入出力装置を対象として同一のプログラムを実行した場合でも、これらアクセス対象のメモリや入出力装置がマスタと同一のバスに接続されているかどうかによって処理時間が異なってくるという問題があった。このような処理時間の相違は、ロボットの制御のように特に実時間性が要求される分野で大きな問題となっており、システムの設計時の懸念事項となっていた。

【0016】そこで本発明の目的は、複数のバスの調停時における無為保留期間の差による同一プログラムを実行する際の実行時間の差異を少なくすることのできるバス使用優先順位制御装置を提供することにある。

#### [0017]

【課題を解決するための手段】請求項1記載の発明では、(イ)同一または異なったバスに接続されたCPU、DMAコントローラ等の複数のマスタと、(ロ)これらのマスタのそれぞれに配置され、バスの獲得の際に要する無為保留期間の累積時間を測定する累積時間測定手段と、(ハ)マスタのそれぞれに配置され自己の累積時間測定手段の測定結果に対する基準値を設定する基準値設定手段の測定結果に対する基準値を設定する基準値設定手段の設定した基準値を越えているか否かを基準値設定手段の設定した基準値を越えているか否かをチェックするマスタ別チェック手段と、(ホ)このマスタ別チェック手段のチェックが行われるたびにこれらマスタのそれぞれの累積時間測定手段の測定値をクリアする測定値クリア手段と、(へ)マスタ別チェック手段のチェックした結果に応じてこれらのマスタがバスの使用50

権を得る上で競合した際の優先順位を、累積値が基準値 設定手段の設定した基準値を越えているマスタに対して 優位に変更する優先順位更新手段とをバス使用優先順位 制御装置に具備させる。

6

【0018】すなわち請求項1記載の発明では、同一のバスあるいはバスブリッジを介して他のバスに接続されたCPU、DMAコントローラ等の複数のマスタそれぞれについて、①バスの獲得の際に要する無為保留期間の累積時間測定手段の測定結果に対する基準値を設定する基準値設定手段とを配置しておく。そして、所定の時点で例えば計算機システムの所定の制御回路がそれぞれのマスタに対して累積値が基準値を越えているかどうかをチェックし、越えているマスタについてはバス使用にする。これにより、無為保留期間の累積値が相対的に長いはの短縮化を図り、マスタ間のプログラム実行に要する時間の差異を縮めるようにする。

【0019】請求項2記載の発明では、(イ)同一または異なったバスに接続されたCPU、DMAコントローラ等の複数のマスタと、(ロ)これらのマスタのそれぞれに配置され、バスの獲得の際に要する無為保留期間の累積時間を測定する累積時間測定手段と、(ハ)マスタのそれぞれに配置され自己の累積時間測定手段の測定結果に対する基準値を設定する基準値設定手段と、(二)所定の時間間隔を測定する時間間隔測定手段と、(二)所定の時間間隔を測定する時間間隔測定手段と、(ホ)バスの使用権の優先順位の変更を指示する命令を解読する解読手段と、(へ)時間間隔測定手段が所定の時間間隔を測定するたびに、および解読手段がバスの使用権の優先順位の変更の指示を解読したときに、前記マスタのそれぞれについてそれぞれの累積時間測定手段の測定した累積値が基準値設定手段の設定した基準値を越えているか否かをチェックするマスタ別チェック手段と、

たびにこれらマスタのそれぞれの累積時間測定手段の測定値をクリアする測定値クリア手段と、(チ)マスタ別チェック手段のチェックした結果に応じてこれらのマスタがバスの使用権を得る上で競合した際の優先順位を、累積値が基準値設定手段の設定した基準値を越えているマスタに対して優位に変更する優先順位更新手段とをバス使用優先順位制御装置に具備させる。

(ト) このマスタ別チェック手段のチェックが行われる

【0020】すなわち請求項2記載の発明では、同一のバスあるいはバスブリッジを介して他のバスに接続された複数のマスタそれぞれについて、①バスの獲得の際に要する無為保留期間の累積時間を測定する累積時間測定手段と、②自己の累積時間測定手段の測定結果に対する基準値を設定する基準値設定手段とを配置しておく。そして、例えば計算機システムの所定の制御回路がそれぞれのマスタに対して累積値が基準値を越えているかどう

かをチェックし、越えているマスタについてはバス使用 についての調停時の優先順位をより優位に変更するよう にする。このようなチェックは、所定の時間間隔を測定 する時間間隔測定手段によって予め定めた時間間隔で行 われるばかりでなく、バスの使用権の優先順位の変更を 指示する命令を解読する解読手段の解読した指示に応じ て適宜行われることになる。これにより、無為保留期間 の累積値が相対的に長いようなマスタについては優先順 位を高めることで累積値の短縮化を図り、マスタ間のプ ログラム実行に要する時間の差異を縮めることができ る。

【0021】請求項3記載の発明では、(イ)同一また は異なったバスに接続されたCPU、DMAコントロー ラ等の複数のマスタと、(ロ)これらのマスタのそれぞ れに配置され、バスの獲得の際に要する無為保留期間の 平均値を測定する平均値測定手段と、(ハ)マスタのそ れぞれに配置され自己の平均値測定手段の測定結果に対 する基準値を設定する基準値設定手段と、(二)所定の 時点で前記マスタのそれぞれについてそれぞれの平均値 測定手段の測定した平均値が基準値設定手段の設定した 基準値を越えているか否かをチェックするマスタ別チェ ック手段と、(ホ)マスタ別チェック手段のチェックし た結果に応じてこれらのマスタがバスの使用権を得る上 で競合した際の優先順位を、平均値が基準値設定手段の 設定した基準値を越えているマスタに対して優位に変更 する優先順位更新手段とをバス使用優先順位制御装置に 具備させる。

【0022】すなわち請求項3記載の発明では、同一の バスあるいはバスブリッジを介して他のバスに接続され たCPU、DMAコントローラ等の複数のマスタそれぞ れについて、

①バスの獲得の際に要する無為保留期間の 1回当たりの平均値を測定する平均値測定手段と、②自 己の平均値測定手段の測定結果に対する基準値を設定す る基準値設定手段とを配置しておく。そして、所定の時 点で例えば計算機システムの所定の制御回路がそれぞれ のマスタに対して平均値が基準値を越えているかどうか をチェックし、越えているマスタについてはバス使用に ついての調停時の優先順位をより優位に変更するように する。これにより、無為保留期間の平均値が相対的に長 いようなマスタについては優先順位を高めることで優先 40 的にバスの獲得を行わせ、マスタ間のプログラム実行に 要する時間の差異を縮めるようにする。

#### [0023]

【実施例】以下実施例につき本発明を詳細に説明する。 【0024】図1は本発明の一実施例におけるバス使用 優先順位制御装置の原理的な構成を示したものである。 このバス使用優先順位制御装置31は、同一のデータバ ス11Dとアドレスバス11Aにそれぞれ接続された第 1~第Nのマスタ12-1~12-Nの内部にそれぞれ 同一構成のバス使用監視回路33を配置した構成となっ 50

ている。第1~第Nのマスタ12-1~12-Nは、第 1~第Nの優先順位更新要求信号線34-1~34-N によって優先順位保持回路35と接続されており、優先 順位の更新要求を行うようになっている。優先順位保持 回路35は、ラウンドロビン法等の手法によって、各マ スタ12-1~12-Nの優先順位を管理するようにな っており、また、調停時における優先順位を保持するよ うになっている。この保持された優先順位情報37は、 バスブリッジ17(図10参照)内の対応するバスアー 10 ビタ36に常に供給されるようになっている。バスアー ビタ36は、第1~第Nのマスタ12-1~12-Nか ら送出されるそれぞれのバス要求信号(BR)21-1 ~21-Nを入力するようになっており、これらのマス タ12-1~12-Nに対してバス使用許可信号(B G) 22-1~22-Nを出力するようになっている。 【0025】バス使用監視回路33は、それぞれバス要 求信号21とバス使用許可信号22とバスクロック41 を入力する第1のレジスタ42と、データバス11Dに 接続された第2のレジスタ43と、これらのレジスタ4 2、43の内容の比較を行って優先順位更新要求信号線 34に優先順位更新要求信号を出力する比較回路44 と、これらの制御を行う制御回路45とを備えている。 制御回路45にはバスクロック41と、比較開始信号4 7が供給される他、アドレスバス11Aからアドレス情 報の供給も行われるようになっている。ここで、バスク ロック41はこの計算機システムに共通のクロックとし て使用されているものである。制御回路45からは、無 為保留期間の累積値の出力のイネーブルを指示する累積 値出力指示信号48が第1のレジスタ42に送出される ようになっている。また、制御回路45から比較回路4 4には、比較結果のイネーブルを指示する比較結果指示 信号49が出力され、第2のレジスタ43には基準値書 込信号51が出力されるようになっている。

8

【0026】図2は、第1のバスに接続された第1およ び第2のマスタとバスアービタにおける調停用の信号の 接続関係を表わしたものである。第1のマスタ12-1  $_1$  からバスアービタ36 $_1$  には、内部バス(ここでは第 1のバス111)のみを要求する内部バス要求信号21  $I-1_1$  と外部バス(ここでは第2のバス $11_2$ )を要 求する外部バス要求信号 $21E-1_1$ が供給されるよう になっている。ここで、外部バス要求信号21E-1 は内部バス (ここでは第1のバス11,) の獲得も同時 に要求している。第1のバス11 $_1$  の管理を行うバスア ービタ361からは所定のタイミングでバス許可信号2 2-1, が第1のマスタ12-1, に供給されることに なる。

【0027】第2のマスタ12-2, とバスアービタ3 61 における調停用の信号の接続関係も全く同様であ る。なお、図1で第1のマスタ12-1,からバスアー ビタ36に入力されるバス要求信号21-1は、内部バ

【0028】図3は、それぞれのマスタの構成を表わしたものである。マスタ12はCPU(中央処理装置)またはDMAコントローラ(ここではCPUと総称する)61と、ここから出力されるアドレス情報62を入力す 10るデコーダ63およびこれをバス11に出力するために設けられたトライステートバッファ64と、デコーダ63の出力側に配置された2つのオアゲート65、66と、CPU61のデータ線67をバス11に接続するために設けられた双方向トライステートバッファ69から構成されている。

【0029】ところで、図4はこのようなマスタがアクセスするバスを明示するために本実施例で採用されているアドレスの割り付けの仕組みを表わしたものである。この図に示したように第1のバス $11_1$ のアドレスの割り付けでは、バスブリッジ17(図13)を介した第2のバス $11_2$ に接続されたメモリ $14_2$ 、入出力装置 $15_2$ 等のスレーブ群71についてはアドレス空間の上位側に配置されており、下位側には自己の第1のバス $11_1$ に接続されたメモリ $14_1$ 、入出力装置 $15_1$ 等のスレーブ群72が配置されている。

【0030】これと同様に、第2のバス $11_2$ のアドレスの割り付けでは、バスブリッジ17を介した第1のバス $11_1$ に接続されたメモリ $14_1$ 、入出力装置 $15_1$ 等のスレーブ群73についてはアドレス空間の上位側に配置されており、下位側には自己の第2のバス $11_2$ に接続されたメモリ $14_2$ 、入出力装置 $15_2$ 等のスレーブ群74が配置されている。したがって、アドレスの上位をデコードしてみて、バスブリッジ17を介する相手側のバス11を要求している場合には、対応するバス要求信号(BR)を生成するようにすればよい。

【0031】したがって、図3に示したデコーダ63は、アドレス情報62の上位ビットをデコードするだけで、CPU61が内部バスのみをアクセス使用としているのか、外部バスをアクセス使用としているのかを判別することができる。デコーダ63の出力は、外部バスに関する場合には一方のオアゲート65に入力され、アドレスストローブ信号76と負論理アンドがとられる。そして、これが外部バス要求信号21Eとしてバス11に出力される。

【0032】これに対して、デコーダ63の出力が内部 バスに関する場合には、この出力は他方のオアゲート6 6に入力され、同様にアドレスストローブ信号76と負 論理アンドがとられる。そして、これが内部バス要求信 号21 I としてバス11 に出力されることになる。これ 50 10

らの外部バス要求信号21Eおよび内部バス要求信号2 1Iは、バス11を経由して図1に示したバスアービタ 36に入力されることになる。

【0033】トライステートバッファ64と双方向トライステートバッファ69のイネーブル端子ENには、BG信号77が供給される。また、双方向トライステートバッファ69のディレクション端子DIRには、CPU61のリード・ライト信号78が供給されるようになっている。双方向トライステートバッファ69は、これによってリード時にバス11から入力する方向に制御され、ライト時にはバス11へ出力する方向に制御されるようになっている。

【0034】図5に示したタイミング図を用いて、マスタがバスの使用の要求を行ってアクセスが完了するまでの制御の様子を説明する。マスタ12内のCPU61が同図(イ)に示すようにバス11をアクセスするためのアドレスを出力し、これが確定してアドレスストローブ信号76(同図(ロ))がLレベルに変化すると、デコーダ63によってデコードされた結果として、同図

(ハ) に示したように外部バス要求信号21EがLレベルにドライブされるか、同図(二)に示したように内部バス要求信号21IがLレベルにドライブされる。

【0035】バスアービタ36はこれを受けてローカルバスのみ、あるいはローカルバスと外部バスの双方について調停を開始し、しかる後に、図5(ホ)に示したようにバス許可信号22を出力する。外部バス要求信号21Eあるいは内部バス要求信号21IがLレベルに変化してからバス許可信号22がLレベルに変化するまでの期間が、マスタ12にとっての無為保留期間である。この無為保留期間はマスタ12にとっての全くの無駄時間である。

【0036】その後、マスタ12から有意のアドレスが所望のメモリ14あるいは入出力装置15をアクセスするために出力される(同図(へ))。そして、これにより該当するメモリ14あるいは入出力装置15のアクセスが完了した時点で、アクノリッジ信号(ACK)25が返送され(同図(ト))、これを基にして該当するバス要求信号21Eまたは21Iおよびバス許可信号22がHレベルにドライブされて、アクセスのための一連のサイクルが終了することになる。

【0037】図6は、図1に示したバス使用監視回路の要部を具体的に表わしたものである。バス使用監視回路33内の第1のレジスタ42には、図3に示した外部バス要求信号21Eと内部バス要求信号21Iの論理オアをとったバス要求信号21とバスアービタ36(図1)が出力するバス許可信号22が入力される。バス要求信号21は、インバータ81で論理を反転されてナンドゲート82の一方の入力端子に入力される。バス許可信号22はナンドゲート82の他方の入力端子に入力される。ナンドゲート82の出力は、ペンディング時間累積

12

カウンタ83のイネーブル端子ENに入力される。

11

【0038】このペンディング時間累積カウンタ83には、バスクロック41がクロック入力端子に、また優先順位更新手続完了通知信号85がクリア端子CLRに入力するようになっている。ここで、優先順位更新手続完了通知信号85は、図示しない制御回路から出力される優先順位更新手続きの完了を通知する信号である。優先順位更新手続完了通知信号85が入力すると、ペンディング時間累積カウンタ83はそのカウント値を"0"にクリアするようになっている。

【0039】ペンディング時間累積カウンタ83の出力 86は、第2のレジスタ43の出力87と共に比較回路\*

*44内の比較器89に入力するようになっている。比較
器89は、両出力86、87を比較して、ペンディング
時間累積カウンタ83の示す値の方が第2のレジスタ4
3の示す値よりも大きい場合にはその比較出力91をH
レベルに設定する。これ以外の場合には、比較出力91
はLレベルとなる。第2のレジスタ43には、それぞれ
のマスタ12について、許容される無為保留期間の最大
値が予め設定されている。次の表1はこのような第2の
レジスタ43の内容の一例を表わしたものである。

[0040]

【表1】

マスタ	設定値(クロック数)
第1のマスタ12-1:	10,000
第1のマスタ12-12	30.000
第2のマスタ12-2:	50,000
第2のマスタ12-22	20,000
•••••	*****
L	

【0041】ただし、この表1における設定値は、ペンディング時間累積カウンタ83に供給されるバスクロック41を単位とした数値となっている。

【0042】比較出力91は図示しない制御回路から出力される比較開始信号92と共に比較回路44内のナンドゲート93に入力される。ナンドゲート93からは優先順位変更要求信号94が出力される。この優先順位変 30 更要求信号94がLレベルになったとき、すなわちペンディング時間累積カウンタ83の示す値の方が第2のレジスタ43の示す値よりも大きくなったときには、マスタ12-1~12-N間におけるそのマスタ12の優先順位を従来よりもより高位に変更するための優先順位変更要求が出されることになる。

【0043】本実施例のバス使用優先順位制御装置では、表1に示した第2のレジスタの設定値を固定にしてそれらの設定値の比で優先順位をそれぞれの無為保留期間に応じて順次変更することも可能であるが、更に、これら表1の設定値を変更していくことによって、各マスタ12-1~12-N間における無為保留期間の累積値の平均化を図ることもできる。例えば、あるマスタ12についての第2のレジスタの設定値を小さく変更すると、それだけ短時間で優先順位変更要求信号94がLレベルに変化するので、結果的に調停のための優先順位が高まり、計算機システム内でのバスの使用率が高くなることになる。

【0044】図7は、このように第2のレジスタの設定 値を変更する際に行われる制御の流れの一例を表わした 50 ものである。図1に示したバスブリッジ17では、所定のタイミングで比較開始信号92を全マスタ12-1~12-Nに出力し(ステップS201)、これらのマスタ12-1~12-Nから優先順位変更要求が受信されるまで、それらの内容を登録する(ステップS202、S203)。そして、各マスタ12-1~12-Nから得られた優先順位変更要求信号94に応じて全マスタ12-1~12-Nの優先順位の変更を行い(ステップS204)、次にLレベルとなっているマスタ12の第2のレジスタ43については、その設定値を所定値だけ減算し、Hレベルとなっているものについては所定値だけ加算する(ステップS205)。

【0045】このようにして得られたそれぞれのマスタ  $12-1\sim12-N$ についての新しい設定値は、データ バス11Dを通じてこれらの第1のレジスタ42に送られ、内容の変更が行われる(ステップS206)。この後、優先順位更新手続完了通知信号85が出力されて、全マスタ $12-1\sim12-N$ の第1のレジスタにおけるペンディング時間累積カウンタ83の内容が"0"にクリアされて(ステップS207)、設定値更新のための全作業が終了する(エンド)。これ以後、それぞれのマスタ $12-1\sim12-N$ では、ペンディング時間累積カウンタ83の内容が"0"から順次累積される一方で、第2のレジスタ43に新たに設定された値との比較が行われることになる。

【0046】変形例

【0047】図8は図6に対応するもので、本発明の第

1の変形例におけるバス使用監視回路を表わしたものである。図6と同一部分には同一の符号を付している。バス使用監視回路33′内の第1のレジスタ42′内には、要求回数累積カウンタ101と除算器102が新たに設けられている。要求回数累積カウンタ101は優先順位更新手続完了通知信号85によってそのカウント値をリセットされる一方、バス要求信号21の論理反転後の信号103をクロック入力端子に入力するようになっており、バス要求のあった回数をカウントするようになっている。このカウント値105は、ペンディング時間10累積カウンタ83の出力86と共に除算器102に入力される。

【0048】除算器102では、カウント値105を除 数とし、ペンディング時間累積カウンタの出力86を被 除数として商106を求めるようになっている。商10 6は、このマスタ12がバス11の要求を行ったときの 無為保留期間の1回当たりの平均値となる。この商10 6は比較器89に入力されて第2のレジスタ43の出力 87と比較される。この出力87は、無為保留期間の1 回当たりの所定の基準値であり、この値は表1に示した 値と異なったものであることはもちろんである。比較器 89から出力される比較出力91は図示しない制御回路 から出力される比較開始信号92と共に比較回路44内 のナンドゲート93に入力される。ナンドゲート93か らは優先順位変更要求信号94が出力される。この優先 順位変更要求信号94がLレベルになったとき、すなわ ちペンディング時間累積カウンタ83の示す値の方が第 2のレジスタ43の示す値よりも大きくなったときに、 優先順位をより高位に変更するための優先順位変更要求 が出されることになる。

【0049】なお、除算器102による除算は、要求回数累積カウンタ101のカウント値105が2<sup>n</sup>(n=1、2、3、……、n)に達したことを契機としてペンディング時間累積カウンタの出力86を右に n ビットシフトすることによっても行うことができる。

【0050】図9は、本発明の第2の変形例としての比較開始信号の発生回路を表わしたものである。先の実施例では比較開始信号92が指示手段から出力されることにしたが、この変形例では、これを所定の間隔で発生させるようにした。すなわちインタバルタイマ111はそ40のクロック入力端子にバスクロック41を入力しており、所定の間隔でHレベルのキャリー信号112を出力するようになっている。このキャリー信号112は2入力オアゲート113の一方の入力となる。

【0051】比較開始信号の発生回路は命令レジスタ1 14を備えており、ここにはアドレスバス11A、データバス11B、アドレスストローブ信号115およびリード・ライト信号116が入力されるようになっている。命令レジスタ114は、これらの情報を用いてバスの調停について特に必要とされるときにHレベルの指示 50 14

信号を出力する。この指示信号115は2入力オアゲート113の他方の入力となる。この結果、2入力オアゲート113からは、通常の場合には所定の周期で比較開始信号92′が出力され、これ以後の場合で意図的に優先順位の変更を行うような場合には指示信号115に基づいた比較開始信号92′が出力されることになる。比較開始信号92′は図示しないインバータによって論理を反転されて、実施例で説明した比較開始信号92となる。

【0052】なお、この変形例の回路では、例えばインタバルタイマ111としてカウント値のプリセットが可能なタイマ回路を使用することにより、比較開始信号92′が出力される時間間隔を任意に調整することができる。

[0053]

【発明の効果】以上説明したように請求項1記載の発明 によれば、各マスタについて無為保留期間の累積値を求 め、これらを基準値と比較した結果によってこれらのマ スタがバスを獲得する際の優先順位を再設定することに した。このように優先順位を組み替えることで、例えば バスブリッジを介して接続された他のバスのメモリ等を アクセスする機会の多いマスタや、頻繁に外部のメモリ 等をアクセスするマスタについては、その実態を把握す ることができ、優先順位を上げることで、統計的に無駄 時間消費の少ないマスタとほぼ同等のバス使用率を得る ことが可能になる。これにより、同一のCPUおよび同 一の入出力装置を対象として同一のプログラムを実行し た場合には、CPUと入出力装置が同一のバス上に接続 されているかどうかを問わず、同様の処理時間でプログ 30 ラムの実行が可能になる。このため、ロボット制御等に 必要とされる実時間保証を容易に確保することができ

【0054】また、請求項2記載の発明によれば、各マスタの優先順位の変更のためのチェックを定期的に行うことができるばかりでなく、システムの各種要求に対応してその都度、優先順位の組み替えを行うことができるので、例えば各種プログラムの実行の推移に応じて適宜優先順位を変更することができ、それぞれのプログラム実行時のマスタの状況に応じた最も理想的な優先順位の更新が可能になるという効果がある。

【0055】更に請求項3記載の発明によれば、請求項1記載の効果が得られる他、無為保留期間の累積値を求める代わりに平均値を求めることにしたので、チェックに要する期間を長く設定すると、個々のマスタのバス獲得に要する時間を正確に把握することができ、優先順位を正確に定めることができる。また、平均値を求めるので、累積値を求める場合に比べてそれらの値を格納するメモリの容量が少なくてよいという利点もある。更に、平均値を求めるために除算器を使用する場合には、これをシフタで構成すれば必要なハードウェア量を効率的に

削減することができるばかりでなく、除算の処理時間の 短縮化も図ることができる。

#### 【図面の簡単な説明】

【図1】 本発明の一実施例におけるバス使用優先順位 制御装置の原理的な構成を示したブロック図である。

【図2】 本実施例で第1のバスに接続された第1および第2のマスタとバスアービタにおける調停用の信号の接続関係を表わした接続構成図である。

【図3】 本実施例の各マスタの構成を表わした回路図である。

【図4】 各マスタがアクセスするバスを明示するため に本実施例で採用されているアドレスの割り付けの仕組 みを表わした説明図である。

【図5】 本実施例でマスタがバスの使用の要求を行ってアクセスが完了するまでの制御の様子を説明するための各種波形図である。

【図6】 図1に示したバス使用監視回路の要部を具体的に表わした回路図である。

【図7】 本実施例で第2のレジスタの設定値を変更する際に行われる制御の流れの一例を表わした流れ図である。

【図8】 図6に対応するもので、本発明の第1の変形 例におけるバス使用監視回路を表わした回路図である。

【図9】 本発明の第2の変形例で比較開始信号の発生 回路を表わした回路図である。

【図10】 バスブリッジにより2個のバスを接続した

計算機システムの一例を表わしたシステム構成図であ る.

16

【図11】 マスタがこれと同一のバスに接続されたメモリ等をアクセスした内部バスアクセス時のバス獲得から開放までの様子を表わした各種波形図である。

【図12】 マスタがバスブリッジを介して外部のバス に接続されたメモリ等をアクセスした外部アクセス時の バス獲得から開放までの様子を表わした各種波形図である。


10 【図13】 従来の計算機システムで第1のバスに接続 された第1のマスタが各種のアクセスを行う様子を表わ した説明図である。


【図14】 従来の計算機システムで同一プログラムを 実行した場合のデータアクセス対象の違いによるデータ の処理時間の相違を表わした説明図である。


# 【符号の説明】

11…バス、11A…アドレスバス、11D…データバス、12-1~12-N…第1~第Nのマスタ、17…バスブリッジ、33…バス使用監視回路、35…優先順20 位保持回路、36…バスアービタ、42…第1のレジスタ、43…第2のレジスタ、44…比較回路、45…制御回路、61…CPU、83…ペンディング時間累積カウンタ、89…比較器、101…要求回数累積カウンタ、102…除算器、111…インタバルタイマ、114…命令レジスタ


【図2】










【図4】




【図5】









【図10】




【図8】




【図11】



【図12】



【図13】



【図14】

